国产一区二区免费,68精品久久久久久欧美,污污网站在线观看,天天射天天日天天

工作職責(zé) 1.參與芯片驗(yàn)證計(jì)劃的制定和測試用例的開發(fā)； 2.使用 SystemVerilog/UVM 搭建驗(yàn)證平臺，編寫測試用例和驗(yàn)證組件； 3.進(jìn)行仿真調(diào)試，分析波形，定位和修復(fù)設(shè)計(jì)缺陷； 4.編寫驗(yàn)證文檔和技術(shù)報(bào)告； 5.與設(shè)計(jì)和驗(yàn)證團(tuán)隊(duì)緊密合作，完成項(xiàng)目目標(biāo)； 任職要求 1.電子工程、微電子、計(jì)算機(jī)科學(xué)等相關(guān)專業(yè)本科或碩士在讀； 2.熟悉數(shù)字電路設(shè)計(jì)基礎(chǔ)，了解計(jì)算機(jī)體系結(jié)構(gòu)； 3.熟悉 SystemVerilog 硬件描述語言和 UVM 驗(yàn)證方法學(xué)； 4.熟悉 Linux 操作系統(tǒng)和常用 EDA 工具； 5.良好的溝通能力和團(tuán)隊(duì)合作精神； 6.積極主動，學(xué)習(xí)能力強(qiáng)，對芯片驗(yàn)證充滿熱情； 加分項(xiàng) 1.有 FPGA 驗(yàn)證經(jīng)驗(yàn)； 2.熟悉 C/C++ 等編程語言； 3.熟悉Python、Perl 等腳本語言；