崗位內(nèi)容:
1. 設(shè)計數(shù)字電路和FPGA原型,包括架構(gòu)設(shè)計、算法添加和IP集成。
2. 編寫Verilog HDL代碼進(jìn)行仿真、綜合和布局布線。
3. 完成FPGA驗證測試,并對設(shè)計問題進(jìn)行排查修復(fù)。
4. 參與產(chǎn)品級FPGA設(shè)計規(guī)格書的制定和執(zhí)行。
任職要求:
1. 具有數(shù)字電路設(shè)計和FPGA開發(fā)經(jīng)驗。
2. 熟練掌握HDL編程語言(如Verilog、VHDL)。
3. 熟悉數(shù)字信號處理和可編程邏輯器件。
4. 熟練使用EDA工具,例如Quartus、Vivado等。
5. 具備良好的溝通與團(tuán)隊協(xié)作能力以及問題解決能力。
職位福利:五險一金、帶薪年假、定期體檢、創(chuàng)業(yè)公司、彈性工作、股票期權(quán)、項目獎金、帶團(tuán)隊
職位亮點:yang企JUN工 硬科技 人單合一