国产一区二区免费,68精品久久久久久欧美,污污网站在线观看,天天射天天日天天

1. 參與高速串行通信芯片數(shù)字模塊DFT驗(yàn)證工作； 2. 熟悉理解規(guī)格文檔，參與測試點(diǎn)提取、測試用例設(shè)計(jì)、驗(yàn)證計(jì)劃/方案和出口標(biāo)準(zhǔn)制定； 3. 參與搭建UVM/FPGA驗(yàn)證環(huán)境和覆蓋率模型； 4. 參與RTL仿真和網(wǎng)表仿真，與前后端設(shè)計(jì)配合調(diào)試定位問題。

任職要求：

1. 電子、微電子、自動化、通信工程相關(guān)專業(yè)本科或碩士，一年以上工作經(jīng)驗(yàn)； 2. 扎實(shí)的數(shù)字電路理論基礎(chǔ)，掌握芯片設(shè)計(jì)基本知識，如代碼規(guī)范、工作環(huán)境和工具、典型電路（異步、狀態(tài)機(jī)、FIFO、時(shí)鐘復(fù)位、memory、緩存管理等），具有RTL/FPGA編程經(jīng)驗(yàn), 了解ASIC電路設(shè)計(jì)的基本流程； 3. 了解ASIC仿真驗(yàn)證方法和UVM驗(yàn)證方法學(xué)，如邊界劃分、白盒測試、黑盒測試等常用技能及測試工程方法； 4.能進(jìn)行數(shù)字芯片綜合和時(shí)序分析等工作，支撐芯片后端實(shí)現(xiàn)、布局布線、優(yōu)化timing等工作； 5. 具備以下至少一種專業(yè)技能：(1) 基于UVM的ASIC芯片驗(yàn)證；(2) FPGA原型驗(yàn)證； 5. 具有以下至少一種實(shí)踐經(jīng)驗(yàn)：(1) ASIC數(shù)字電路驗(yàn)證經(jīng)驗(yàn)；(2) 邏輯電路驗(yàn)證經(jīng)驗(yàn)；(3) 基于業(yè)務(wù)處理芯片的FPGA驗(yàn)證經(jīng)驗(yàn)； 6. 具有較強(qiáng)的自主學(xué)習(xí)能力、良好的團(tuán)隊(duì)合作意識和奮斗精神。

崗位地點(diǎn)：深圳/上海