1. 負責(zé)FPGA代碼實現(xiàn),包括代碼的時序約束,布線,調(diào)試等工作;
2. 協(xié)助FPGA硬件調(diào)試;
3. 分析解決開發(fā)過程中的問題;
4. 根據(jù)公司技術(shù)文檔規(guī)范編寫相關(guān)的技術(shù)文檔;
5. 參與項目需求分析,研究項目的技術(shù)細節(jié),根據(jù)需要進行一定的預(yù)研工作。
任職要求:
1. 學(xué)歷要求:本科及以上學(xué)歷;
2. 精通Verilog/VHDL語言,熟練掌握FPGA時序、資源優(yōu)化方法;
3. 具備Xilinx或Altera等相關(guān)FPGA芯片開發(fā)經(jīng)驗;
4. 有數(shù)字信號處理理論知識、信號處理算法開發(fā)經(jīng)驗者優(yōu)先;
5. 有良好的編程風(fēng)格、文檔習(xí)慣,能夠完成詳細的設(shè)計文檔;
6. 有責(zé)任心和團隊合作意識,工作嚴謹認真,有良好的學(xué)習(xí)能力、溝通能力。