崗位內(nèi)容:
1. 編寫Verilog HDL代碼,架構(gòu)設(shè)計,進行模擬仿真、綜合和布局。
2. 完成FPGA驗證測試,并發(fā)現(xiàn)并解決設(shè)計問題。
3. 實現(xiàn)FPGA設(shè)計規(guī)格書,包括架構(gòu)、設(shè)計、實現(xiàn)和驗證。
任職要求:
1.有過紅外相機開發(fā)經(jīng)驗, 圖像處理中的拉伸算法和非均勻性較正等有項目經(jīng)驗,精通FPGA設(shè)計流程。
2.熟練使用Verilog HDL語言。
3. 對FPGA設(shè)計算法有深入了解。
4.有良好的溝通、團隊協(xié)作能力和問題解決技巧。
5. 本科及以上學(xué)歷,專業(yè)是電子、通信、計算機或相關(guān)領(lǐng)域。