国产一区二区免费,68精品久久久久久欧美,污污网站在线观看,天天射天天日天天

崗位職責(zé)： 1、完成支撐處理器架構(gòu)所需的微結(jié)構(gòu)電路設(shè)計(jì)，包含設(shè)計(jì)文檔編寫(xiě)，微結(jié)構(gòu)電路設(shè)計(jì)； 2、根據(jù)系統(tǒng)、模塊的功能點(diǎn)，設(shè)計(jì)、編寫(xiě)測(cè)試大綱，制定驗(yàn)收標(biāo)準(zhǔn)，搭建自動(dòng)化的驗(yàn)證平臺(tái)，支撐驗(yàn)證工作的開(kāi)展； 3、部門內(nèi)部交叉開(kāi)展實(shí)際驗(yàn)證工作，包括定向模塊級(jí)驗(yàn)證、隨機(jī)模塊級(jí)驗(yàn)證、定向（子）系統(tǒng)級(jí)驗(yàn)證、隨機(jī)（子）系統(tǒng)級(jí)驗(yàn)證，后仿時(shí)序驗(yàn)證，benchmark性能驗(yàn)證，保障驗(yàn)證收斂達(dá)到最后流片的標(biāo)準(zhǔn)； 4、根據(jù)處理器架構(gòu)給出的系統(tǒng)設(shè)計(jì)規(guī)范，結(jié)合微結(jié)構(gòu)功能劃分，實(shí)現(xiàn)形式功能完備的全系統(tǒng)參考模型，并能夠順利在驗(yàn)證平臺(tái)中集成。 任職要求： 1、計(jì)算機(jī)、微電子、集成電路等相關(guān)專業(yè)，碩士以上學(xué)歷； 2、熟悉電路分析基本知識(shí)；熟悉常用電路結(jié)構(gòu)；熟悉常用數(shù)字前端EDA工具的使用； 3、熟悉至少一門腳本語(yǔ)言；熟悉c/c++編程語(yǔ)言；熟悉verilog/systemverilog語(yǔ)言； 4、有較好的文檔梳理習(xí)慣，較強(qiáng)的團(tuán)隊(duì)協(xié)作意識(shí)，能服從工作安排，有較強(qiáng)的責(zé)任心。