国产一区二区免费,68精品久久久久久欧美,污污网站在线观看,天天射天天日天天

崗位職責(zé)： 1、負(fù)責(zé)/參與將雷達(dá)/圖像信號(hào)處理相關(guān)算法模型移植到FPGA上，設(shè)計(jì)移植方案，完成代碼設(shè)計(jì)、綜合布線和時(shí)序收斂等工作； 2、負(fù)責(zé)/參與板卡器件選型、運(yùn)算資源計(jì)算分配、多核及操作系統(tǒng)的應(yīng)用，驅(qū)動(dòng)編寫與實(shí)現(xiàn)； 3、參與高速/多通道數(shù)據(jù)采集板卡的相關(guān)技術(shù)操作； 4、協(xié)助完成設(shè)備采集/驗(yàn)收工作。 崗位要求： 1、碩士以上學(xué)歷，電子科學(xué)技術(shù)、信息與通信工程及相關(guān)專業(yè)，或具備相關(guān)工作經(jīng)驗(yàn)； 2、具有相關(guān)腳本語言開發(fā)經(jīng)驗(yàn)，熟練使用C/C++/verilog等； 3、具有Xilinx或Intel FPGA使用經(jīng)驗(yàn)，熟悉Synplify，Vivado、Quartus等相關(guān)開發(fā)工具和使用流程； 4、有QT OpenGL和GPU編程基礎(chǔ)優(yōu)先考慮； 5、熟悉大規(guī)模FPGA開發(fā)、調(diào)試流程，有大規(guī)模SOC FPGA原型驗(yàn)證平臺(tái)開發(fā)經(jīng)驗(yàn)者優(yōu)先； 6、熟悉通信協(xié)議和數(shù)字信號(hào)處理，有實(shí)際通信項(xiàng)目驗(yàn)證經(jīng)驗(yàn)者優(yōu)先； 7、熟悉高速接口電路驗(yàn)證和測(cè)試，有實(shí)際項(xiàng)目驗(yàn)證經(jīng)驗(yàn)者優(yōu)先。 崗位薪酬 年薪15萬～35萬，具體視實(shí)際面試情況而定。 工作地點(diǎn) 北京