国产一区二区免费,68精品久久久久久欧美,污污网站在线观看,天天射天天日天天

崗位職責(zé)： 1、參與研制方案編寫，分解功能模塊編寫相關(guān)設(shè)計(jì)文檔； 2、參與FPGA功耗評估、資源評估、器件選型； 3、負(fù)責(zé)各功能模塊的編寫、仿真、時(shí)序約束/分析、RTL代碼的邏輯綜合 4、配合硬件及軟件人員進(jìn)行功能調(diào)試； 5、產(chǎn)品設(shè)計(jì)相關(guān)文檔的撰寫和相關(guān)代碼、工程的維護(hù)。 任職要求： 1、本科及以上學(xué)歷，電子信息工程、通信工程、應(yīng)用電子等相關(guān)專業(yè)； 2、熟練使用Xilinx或Altera進(jìn)行產(chǎn)品開發(fā)，熟悉FPGA芯片架構(gòu)，資源分布，有一定的FPGA調(diào)試經(jīng)驗(yàn)和良好的硬件基礎(chǔ)知識； 3、熟練使用Verilog或VHDL語言，熟練使用相關(guān)的開發(fā)、仿真工具（Vivado，ISE，ModelSim等），能使用c語言編程對接口進(jìn)行測試（SDK）。 4、熟練掌握VHDL、Verilog設(shè)計(jì)語言，熟悉FPGA設(shè)計(jì)開發(fā)流程，有常用接口開發(fā)經(jīng)驗(yàn)，如：I2C、UART、SPI等； 5、有較強(qiáng)的獨(dú)立分析問題、處理問題和解決問題的能力； 6、工作認(rèn)真、嚴(yán)謹(jǐn)、有責(zé)任心，良好的溝通能力和團(tuán)隊(duì)協(xié)調(diào)能力； 7、 具有較好的英語資料閱讀能力。 8、熟悉zynq、高速AD/DA、AD9361、ADRV9009等器件使用優(yōu)先； 9、具備JESD204B、PCIE、DDR、SRIO、AURORA、GTH/GTX等開發(fā)經(jīng)驗(yàn)者優(yōu)先； 10、具備信號處理基礎(chǔ)知識，具備MATLAB編程能力。