崗位要求:
1、具備較強(qiáng)的Verilog/VHDL語言代碼編寫、閱讀和調(diào)試能力;
2、熟練掌握Xilinx和Altera公司的CPLD、FPGA等邏輯器件的使用,熟悉MCU、ARM、PowerPC、DSP等處理器的原理,熟悉邏輯器件與處理器的常用接口;
3、具備需求分析和軟件設(shè)計(jì)能力,熟練掌握代碼架構(gòu)設(shè)計(jì)、接口互聯(lián)設(shè)計(jì)、時(shí)序收斂方法等;
4、熟練使用相關(guān)的設(shè)計(jì)開發(fā)工具進(jìn)行開發(fā)、調(diào)試和測(cè)試,熟練使用標(biāo)準(zhǔn)儀器進(jìn)行硬件的調(diào)試和測(cè)試;
5、掌握常用功能電路與接口電路的實(shí)現(xiàn)方法,掌握ADC、DAC等數(shù)?;旌掀骷幕驹砗褪褂梅椒?,熟練掌握Aurora、RapidIO、PCI/PCI-E、JESD204B等常用高速接口驅(qū)動(dòng)的設(shè)計(jì)開發(fā),熟悉常用接口協(xié)議;
6、具備數(shù)字電路基礎(chǔ)知識(shí),能夠獨(dú)立閱讀接口電路時(shí)序圖、電路原理圖和PCB圖,能夠獨(dú)立進(jìn)行調(diào)試、驗(yàn)證和排故,完成軟硬件適配;
7、具有熟練的文檔編寫能力,能夠獨(dú)立完成設(shè)計(jì)文檔;
8、具備較強(qiáng)的英文資料閱讀能力及科技文獻(xiàn)檢索能力,具備較強(qiáng)的新知識(shí)學(xué)習(xí)能力;
9、具備豐富的項(xiàng)目經(jīng)驗(yàn),掌握本行業(yè)及相關(guān)行業(yè)的發(fā)展動(dòng)態(tài)。
崗位職責(zé):
FPGA、CPLD邏輯代碼開發(fā)
職位福利:
五險(xiǎn)一金、績(jī)效獎(jiǎng)金、餐補(bǔ)、全額公積金、帶薪年假